恒久以來，一直利用旁路和去耦電容來減小PCB上發生的各類噪聲，也。由于本錢相對較低，利用容易，尚有一系列的量值可選用，電容器經常是電路板上用來減小電磁滋擾(EMI)的主要器件。由于寄生參數具有重要的影響，故電容器的選擇要比其容量的選擇更為重要。制造電容器的要領許多，制造工藝抉擇了寄生參數的巨細。

電氣器噪聲可以以很多差異的方法引起。在數字電路中，這些噪聲主要由開關式集成電路，電源和調解器所發生，而在射頻電路中則主要由振蕩器以及放大電路發生。無論是電源和地平面上，照舊信號線自身上的這些滋擾都將會對系統的事景象成影響，別的還會發生輻射。

本文將重點接頭多層陶瓷電容器，包羅外貌貼裝和引腳兩種范例。接頭如何計較這些簡樸器件的阻抗和插入損耗之間的彼此干系。文中還先容了一些改造型規格的測試，如引線電感和低頻電感，別的， 33UF 25V，還給出了等效電路模子。這些模子都是按照測得的數據導出的，還先容了相關的測試技能。針對差異的制造工藝，測試了這些寄生參數，并繪制出了相應的阻抗曲線。

<STRONG>阻抗和插入損耗STRONG>

所幸的是，電容器還算簡樸的器件。由于電容器是一個雙端口器件，故僅有一種要領與傳輸線并接。不要將該器件看作一只電容器，更容易的要領是將其看作為一個阻抗模塊。當其與傳輸線并聯時，甚至可以將其視作為一個導納模塊(見圖1)。

 

圖1：將電容器視作為阻抗模塊。

 
這種毗連方法的ABCD參數可以暗示為：

 

然后，操作ABCD參數和散射(S)參數之間的干系，可以獲得插入損耗S21的幅度為：

 

式中，Z??=阻抗幅度

Z0=傳輸線阻抗

??=阻抗模塊的相角

有一些插入點可以來調查方程2。首先，對付一個高機能的陶瓷電容器來說，其相角在整個頻段中都很是靠近±90°，只有諧振點四周除外(見圖2)。

 

圖2：1000-pF陶瓷電容器的典范阻抗幅相特性。

 

已知±90°的余弦靠近0，故方程2可以被簡化為：

 

故該相角可以被忽略，而且在絕大大都的頻譜上都能給出較好的功效。另一個很好的近似是當Z0>>?Z??時，方程3可以被進一步簡化為：

 

作為一個例子， 220UF 25V，表1中給出了對一只1000-pF的旁路電容器測出的阻抗及由此計較出來的插入損耗。所有的插入損耗數據都基于50歐阻抗。如表中所給出，一旦電容器的阻抗開始增加到50歐，方程3將快速產生突變。

 

表1：1000-pF旁路電容器的阻抗和求得的插入損耗。

 

這些方程中的獨一問題就是需要知道一系列差異電容值的阻抗。

多層陶瓷電容器(MLCC)串聯模子

對付MLCC電容器來說，最簡樸的(雖然也是最有效的)模子是串聯模子(見圖3)。

 

圖3：陶瓷電容器的等效串聯模子。

 

該模子給出了合用于絕大大都外貌貼裝MLCC的正確阻抗曲線。記著電容值將隨溫度和直流偏置而變革。等效串聯電阻(ESR)隨溫度、直流偏置和頻率變革，而等效串聯電感(ESL)卻根基保持穩定。對阻抗來說，也許最重要的部門是諧振點，因為這是衰減最大的頻率。眾所周知，計較諧振頻率的公式是：

 

對付種種外貌貼裝的差異封裝的電感值，可以操作方程2中所描寫的丈量技能來計較。譬喻，假如系統中發生了800MHz的噪聲，隨后可以在PCB大將其定位到一個確定的區域。選擇一個標稱容量為39pF的電容，并將其安裝到盡大概接近發生噪聲的處所，這對付減小EMI來說，將是最好的選擇。減小矩形芯片電感的一個有效方法就是改造芯片縱長偏向端頭的設計。所選電容器的阻抗曲線如圖4所示。留意通過改變縱橫比，寄生電感減小了約莫50%，即從1200pH減小到600pH。這有效地偏移開了最大衰減點，故在操作這些器件來舉辦EMI濾波時只需緊記這一點。

 

圖4：兩只0.1 μF電容器的阻抗曲線較量。

 

低電感電容的最大利益表此刻數字電路退耦中。操作如下簡樸的電感方程：

 

操作低電感芯片來低落電感，可以減小集成電路中開關時所發生的總電壓噪聲。

引腳電容器

引腳電容相對付外貌貼裝電容器，除了增加了引腳之外，其他并沒有什么差異。其等效模子與MLCC模子一樣，除了增加了引腳所發生的電感之外，見圖5。